Previo Intel Sandy Bridge. Actualizado – LowLevelHardware

Debo reconocer que siento admiración y hasta cierto punto incluso perplejidad sobre cómo han logrado los ingenieros de Intel mejorar tanto una arquitectura ya sobresaliente como Nehalem…

Ya en algunos artículos pasados he hablado de Sandy Bridge:

• Intel Core i7 SMT vs. AMD Bulldozer CMT – LowLevelHardware  25 Agosto 2010
• Intel Sandy Bridge versus Westmere die. Actualizado – LowLevelHardware   02 Agosto 2010
• Novedades y expectativas 2010. Actualizado – LowLevelHardware  29 Julio 2010
• Micrografía detallada de Intel Sandy Bridge – ProfessionalSAT  20 Junio 2010
• Intel Sandy Bridge. Introducción – ProfessionalSAT  18 Abril 2010

Intel Tick - Tock

Todos conocemos el modelo de trabajo Tick - Tock de Intel, cada dos años nueva microarquitectura y en los años intermedios nuevo proceso de fabricación:

El exitoso e implacable modelo Tick – Tock de Intel.

• 2005 Presler 65 nm (Intel Pentium D, 2 cores, 2 + 2 MB L2)   Tick
• 2006 Conroe 65 nm       (Core 2 Duo, 4 cores, 4 + 4 MB L2)   Tock
• 2007 Penryn 45 nm       (Core 2 Duo, 4 cores, 6 + 6 MB L2)    Tick
• 2008 Nehalem 45 nm        (Core i7, 4 cores SMT, 8 MB L3)    Tock
• 2009 Westmere 32nm     (Core i7, 6 cores SMT, 12 MB L3)    Tick
• 2010 Sandy Bridge 32 nm       (Core i7 SMT, 6+ cores SMT)    Tock
• 2011 Ivy Bridge 22 nm           (Core i7 SMT, 8+ cores SMT)    Tick

El Tick significa nuevo proceso de fabricación, más fino, transistores menores y mayor densidad por unidad de superficie. Cachés mayores, menor consumo,menor disipación térmica y mayor frecuencia.

El Tock por el contrario consiste en una nueva microarquitectura para aprovechar todas las ventajas aportadas por el nuevo proceso de fabricación del año anterior.

Sandy Bridge esta fabricado en el mismo nodo que los recientes procesadores Westmere de 6 cores y 12 MB de L3 para socket 1366 o los Core i3 e i5 con GPU integrada para socket 1156. Comparte con ellos la tecnología de fabricación de 32 nm HKMG.

Intel Sandy Bridge, pequeña introducción

Lo que cambia en Sandy Bridge y cambia de verdad es la microarquitectura; reconozco que inicialmente y viendo la poca competencia con que Intel se enfrenta en gama alta pensé que Sandy Bridge sería una mejora más sutil sobre los excelentes cores Nehalem que nos acompañan desde 2008.

Intel Sandy Bridge socket 1155. Quad core con GPU integrada, 8 threads y dual DDR3.

Continuará con la capacidad SMT de dos threads por core (HyperThreading) y numerosas mejoras a nivel de cores, caches, interconexiones inter core, disipación térmica y GPU integrada.

El núcleo de ejecución incluyendo las L1d y L1i y la caché L2 de 256 KB.

A nivel de cores espero un incremento en IPC por core de un 20% (!!) en enteros y un 100% en código AVX 256 bit FPU respecto al antiguo código SSE de 128 bit respecto a Westmere. Es algo prácticamente increíble sabiendo con qué lo comparamos pero es así… tiempo al tiempo.

Una mejora crítica en Sandy Bridge es su subsistema de caché L3. Está basado en una arquitectura RING BUS. Esta arquitectura es conocida por el revolucionario procesador octal core Nehalem EX, que con su doble RING BUS bidireccional logra superlativos resultados en ancho de banda y latencia de su masiva L3 de 24 MB en 8 bancos de 3 MB.

En Sandy Bridge conllevará reducciones de latencia L3 del orden de 15 ciclos para la L3 compartida de 8 MB, quedando en unos 25 – 28 ciclos efectivos load to use… simplemente brutal.

Los cuatro bancos de L3.

En el terreno del consumo eléctrico, Sandy Bridge consigue mejorar a Lynnfield (p.ej. Core i7 880), el mejor procesador en performance per watt con diferencia.

Sobre la GPU integrada, Sandy Bridge llegará en sus versiones básicas al nivel de SVGAs PCIEx de gama baja como las ATI 5450. Las versiones alta de SB se moverán ya en niveles de prestaciones gráficas realmente aceptables, sobre una ATI 4650 con 320 SPs o algo superior.

Detalle de la GPU y la circuitería colateral.

Los sockets de Sandy Bridge

Intel ha diseñado dos nuevos e incompatibles socket para Sandy Bridge:

• Socket 1155. Sustituto del actual LGA1156, contará con 2 canales DDR3.
• Socket 2011. Sustituto del actual LGA1366 contará con cuatro (!!) canales de DDR3 hasta 2133 MHz. Serán excelentes para mis Sistemas de Altas Prestaciones.

Meditad sobre el 20 % de mejora en IPC clock for clock y core for core respecto a Westmere… a mí me cuesta asumirlo. Estoy deseando echarle el guante a los primeros ejemplares para socket 2011, será en Q2 - Q3 2011.

Más por llegar…

Si consideras útil el contenido de este Blog, ayuda a mantenerlo ojeando algunas de las ofertas que consideres interesantes de nuestros anunciantes.

Los nuevos Intel dual core: Core i5 y Core i3. Actualizado - LowLevelHardware

Intel va a empezar en breve a desplazar (inicialmente por la gama más alta) a sus excelentes procesadores Core2Duo de 45 nm con las nuevas gamas de 32 nm basadas en núcleos de microarquitectura Westmere (descendiente de Nehalem) en configuración dual core y asociados a GPUs, por primera vez integradas en el mismo chip.

Intel Core i5 y Core i3, el nuevo procesador compuestos de dos dies.

Se trata de procesadores con dos dies en un mismo encapsulado, un MCM (multi chip module):

• Un die (fabricado en el nuevo proceso de 32 nm con una superficie de unos 74 - 78 mm2) consta de los dos núcleos del procesador dual core junto con la caché L3 compartida de 4 MB, los write buffers de la L3, la circuitería del bus QPI para conexión con el segundo die y otras I/O.

Westmere dual core: un die de 32 nm incluyendo los núcleos, el QPI y la L3 de 4 MB con los write buffers.

• El segundo (fabricado en 45 nm con una superficie de 111 - 116 mm2) incluye la GPU integrada con 12 clusters de procesadores gráficos DX10, las controladoras de memoria dual channel DDR3, la circuitería QPI para enlazar con la CPU (el primer die), el bus PCIe y el bus DMI para conectividad con el South Bridge.

La GPU es un descendiente directo de la empleada en al chipset de las series G45 para Core 2 Duo, en este caso ve aumentada su capacidad de 10 a 12 procesadores y cuenta con numerosas mejoras que elevan su rendimiento al doble, permitiéndole competir con los chipsets integrados de AMD y nVidia.

Las controladoras de memoria, desafortunadamente, tienen más que ver con las dual DDR3 de chipset P45 y X48 que con las soberbias integradas en Lynnfield o Nehalem.

De echo las latencias de acceso a RAM en estas nuevas CPUs son muy superiores a las de Nehalem1366 o a Lynnfield1156 e incluso son superiores a un simple Core”Duo en una buena placa base P45 con DDR3 1333 y timings 7-7-7-21 2T.

El nuevo multi chip de Intel al descubierto.

Al contar con dos dies en un mismo chip, la superficie total es bastante elevada (sobre los 190 mm2) lo que resulta en unos costes de fabricación correspondientemente altos. Por ello, Intel posiciona estos procesadores en unos precios desde los 113$ (excluyendo al muy “capado” Pentium G9650).

De este modo no espero una rápida transición desde los actuales Core2Duo de 45 nm a estos nuevos chips, será una transición más bien suave…

Clarkdale: los integrantes de las versiones dual core de la gama Core i5 y Core i3.

Los Core i5 de la serie 600 contarán con turbo Mode e HyperThreading (SMT) para un total de cuatro threads. Recordemos que por encima se sitúan los Core i5 de la serie 700, siendo éstos quad core nativos con Turbo Mode pero sin SMT basados en dies Lynnfield.

En cambio los Core i3 de la serie 500 prescinden del turbo Mode aunque mantienen el HyperThreading. En cambio el modelo Pentium G6950 se queda con 3 MB de L3 y sin SMT además de bajar el reloj de la GPU a 533 MHz.

Habrán dos versiones, que realmente serán el mismo chip, aunque con distintas funcionalidades activadas. Una de ellas será la versión de sobremesa, Clarkdale y la segunda la destinada a portátiles o Arrandale.

La nueva arquitectura, simplifica el esquema de los Core2Duo a los que sustituye. Pasamos de tres chips a solamente dos: Procesador (MCM de dos dies) y South Bridge (en placa base).

Reducción de complejidad de la plataforma a dos chips.

De todos modos, esto no se ha hecho del modo más elegante y sobretodo no del más eficiente prestacionalmente hablando, me explico:

Al ser un MCM, Clarkdale pierde la excelente arquitectura de alta integración vista en Nehalem (core i7 serie 900) y Lynnfield (Core i7 serie 800 e i5 serie 700). En un solo die se integraban desde los núcleos pasando por las controladoras de memoria y la L3 hasta los QPI e incluso en el caso de Lynnfield el bus DMI (para comunicar con el chipset P55) y el PCIe 16X (para la GPU).

Wafer de dies de 32 nm.

Los tamaños relativos de ambos dies se observan a continuación:

Intel Clarkdale dual core, un MCM compuesto de dos dies.

Intel ha tomado “el camino de en medio” y ha diseñado Clarkdale como un MCM con dos dies con distintas funcionalidades en cada una, de hecho el segundo die integra la GPU, el engine de descompresión de video, el bus DMI y las dos controladoras DDR3, y aquí reside el problema:

Al necesitar los cores utilizar el bus QPI para comunicar con el segundo die para realizar escrituras o lecturas a RAM hemos vuelto a una arquitectura “semi-FSB”, siendo este sustituido por un mas eficiente bus QPI a una velocidad reducida (en la fotografía superior marcado en ambos dies como “MCP Interface”).

Detalle del die de Clarkdale.

Por otro lado las frecuencias del Uncore en Clarkdale son de 2.13 GHz y 2.4 GHz, frente a los 2.13GHz del i7 920, 940, 950, 960 y los 2.66 GHz del i7 965X y 975X o los 2.4 GHz de Lynnfield. Esto afecta a la latencia y transferencia de la caché L3 que se mantienen en valores similares a Nehalem o Lynnfield.

En cambio, y debido al encontrarse en dies separadas, la latencia de acceso a RAM empeora ostensiblemente, ya que ahora se encuentra a mayor distancia temporal (en ns) y a través de un bus QPI.

Para estos procesadores Intel ha desarrollado varios nuevos chipsets:

Oferta de chipsets compatible con Clarkdale.

Entre ellos se encuentra el conocido P55 conocido en las placas LGA 1156. Con este chipset se podrán montar estas CPUs pero perdiendo su funcionalidad gráfica integrada ya que no integra el bus IFDI (Intel Flexible Display Interface).

Igualmente los procesadores basados en núcleos Lynnfield (Core i7 serie 800 y Core i5 serie 700) se podrán montar con estos nuevos chipsets sin problemas.

En cuanto a los gráficos integrados Intel ahora los denomina HD Graphics “a secas”, es una evolución del integrado en el chipset P45 Express y sus frecuencias no serán las mismas en toda la gama:

Gama Core i5 e i3 junto al Pentium G6950.

Como vemos estas oscilaran de los 533 MHz del Pentium pasando por los 733 MHz de toda la gama excepto el modelo 661 con 900 MHz en su GPU (los modelos acabados en 1 contarán con esta característica). Secundariamente este hecho aumenta su TDP en 14W extra.

Los modelos Arrandale para portátiles contarán con Graphics Turbo Mode, es decir, frecuencias dinámicas en GPU para mantener un TDP global aceptable dentro de los límites del diseño y un consumo contenido para adaptarse a este mercado.

Documentos técnicos de los procesadores Core i7, Core i5 y Core i3.

Si consideras útil el contenido de este Blog, ayuda a mantenerlo ojeando algunas de las ofertas que consideres interesantes de nuestros anunciantes.

Athlon II X4, IBM Power 7 e Intel Nehalem EX – LowLevelHardware

Desde hace ya unos años los fabricantes de semiconductores están dando un giro copernicano a su estrategia de prestaciones a toda costa a cambio de una moderación clara en la disipación térmica de sus diseños.

AMD Athlon X4

Ya en un artículo anterior de Junio 2009 hablé ligeramente sobre estos nuevos procesadores de AMD. Su comercialización está prevista para Septiembre.

AMD Athlon X4 de 45 nm. Cuatro núcleos con 512 KB de L2 cada uno.

AMD ha decidido reducir costes eliminando la caché L3 de 6 MB de los Phenom II X4 y prescinde además de tres de los enlaces HT (HyperTransport) quedando uno para comunicación con el chipset. La superficie estimada para este procesador ronda los 160 – 170 mm2 proporcionando una gran reducción de costes respecto a Phenom II.

Los precios serán muy reducidos y habrá variantes Triple core con uno  de los procesadores desactivado:

Gama de procesadores Athlon II X2, X3 y X4.

Se rumorean precios inferiores en unos 25€ al quad más barato de Intel. inicialmente su frecuencia máxima será de 2.6 GHz, pero sin duda será sencillo dejarlos sobre los 3.8 GHz con un trivial overclock.

La era del performance per watt

Intel, con su “right hand turn”, acabó con su microarquitectura Netburst (la línea Pentium 4) cancelando el procesador Tejas de 90 – 65 nm (el cuarto integrante de la saga) y dando paso a la exitosa (y derivada de la anterior microarquitectura Pentium III) línea Core 2 Conroe 65 nm y Penryn 45 nm.

Ahora es IBM quien adopta esta línea de moderación en consumo huyendo de sus anteriores speed demons (IBM Power 6). Power 7 será un diseño mucho más equilibrado, con ocho cores en un die y con la novedad de utilizar eDRAM para el último nivel de caché (con el doble de densidad por mm2).

IBM Power6, un masivo dual core con un consumo eléctrico desmesurado y casi 5 GHz.

Probablemente contará con 24 MB de eDRAM para los ocho procesadores con SMT de dos o quizás cuatro vías (para un total de 16 o 32 threads por chip). El ancho de banda por socket excederá los 300 GB/s de Power6 (ya de por sí todo un record).

Personalmente espero un rendimiento sobresaliente para estos procesadores (no como en su día para el Power6, que no me gustó nada cuando en su día su microarquitectura fue hecha pública) que a mi juicio retoman una línea de trabajo más lógica para IBM, ya que el mundo x86 está presionando fuertemente.

Intel Nehalem EX

El rival del anteriormente mencionado IBM Power7 será un procesador de ocho cores con SMT de dos vías para 16 threads por chip. Contará con 24 MB de L3 compartida y cachés L2 de 256 KB para cada core.

Se alojará en el nuevo socket 1566 LGA. Ya hablé de este procesador en un artículo anterior.

Intel Nehalem EX.

Con 2.3 BT (2.300.000.000 transistores) fabricados en el nodo de 45 nm cuenta con ocho núcleos basados en la arquitectura Nehalem (similar a los Core i7 de sobremesa) y cuatro enlaces QPI para comunicación con otros tres sockets y el chipset.

Diagrama del die.

Los tamaños de caché. La L3 de 24 MB

Una cuestión interesante es la inclusión de una L3 de 24 MB con acceso compartido por ocho núcleos. Teniendo en cuenta que las L2 son de solo 256 KB sus tasas de acierto no serán espectaculares y esto nos lleva a pensar que la L3 tendrá mucho trabajo.

Hace unos meses haciendo profiling comparativo en máquinas Core 2 y Athlon64 comprobé que los Core 2 fuerzan mucho más (en el sentido de acceder muchas más veces) su L2 de 6 MB que los AMD Athlon64. Esto es debido a que los Athlon64 cuentan con una L1 de 64 KB que mitiga mucho (dada su mayor tasa de aciertos) los accesos a L2, en cambio, los Core 2 con su pequeña L1 de 32 KB hacen un uso intensivo de su excelente (rapidísima para su tamaño) y gigantesca L2 de 6 MB.

Sin duda, con Beckton (Nehalem EX) el extenso equipo de ingeniería de Intel ha hecho un excelente trabajo en la identificación de los más favorables tamaños relativos de sus cachés y han llegado al diseño final de 24 MB de L3 (LLC) para 8 cores con 16 threads.

Caché de cuarto nivel, L4

Lo que sí es cierto es que espero, en generaciones posteriores y ya con un número de núcleos mayor, la aparición de masivas cachés L4 compartidas (de tamaños sobre los 48 - 64 MB) probablemente con buses ring-bus.

Para mitigar los accesos hacia ellas habrá cachés L3 compartidas parciales (entre unos 4 – 8 núcleos por L3) de menor tamaño (sobre 4 – 8 MB) y mejor latencia que las actuales L3 de Beckton.

Por supuesto, todo esto nos espera en los 22nm y más allá …

Análisis wafer Intel Beckton 8 cores - LowLevelHardware

Intel mostró en el último IDF wafers de su último procesador, derivado de la arquitectura Nehalem, el monstruoso Intel Beckton octacore.

Patrick Gelsinger enseña orgulloso un wafer de dies de Beckton.

Beckton será un octacore nativo, compartirá arquitectura con los actuales Core i7 y disfrutará de una masiva caché L3 de 24 MB (!!), cuatro enlaces QPI (lo que permitirá sistemas de 4 sockets totalmente conectados) y cuatro controladoras de memoria FB-DIMM DDR2.

Cada uno de los ocho núcleo de Beckton constará de:

• 32 + 32 KB caché L1
• 256 KB de L2 privada
• 24 MB de caché L3 compartida entre los 8 núcleos
• Probablemente los procesadores permanecerán invariados respecto a los conocidos en los Core i7 y contarán con SMT de dos vías (HyperThreading) para un total de 16 threads por socket.
• El ancho de banda de memoria será ingente con valores de 25.6 GB/s con FB DIMM DDR2 800.
• Se fabricará en el actual nodo de 45 nm.

Como podemos ver, el tamaño de este procesador va a ser enorme, alrededor de 600 mm2.

En cada wafer de 300 mm caben solamente unos 13 x 9 procesadores (para un total de dies completas), lo que elevará enormemente su coste de fabricación debido a su superficie de alrededor de 600 mm2. Obviamente irá destinado a servidores y estaciones de trabajo de gama alta.

Si nos fijamos atentamente en la fotografía anterior, vemos que el die Beckton o Nehalem EX está subdividido en ocho sectores.

Probablemente los cuatro sectores centrales serán los ocho procesadores en grupos de dos y los cuatro de la periferia incluirán:

• La caché L3 de 24 MB en varios bancos (probablemente cuatro bancos de 6 MB)
• Los cuatro enlaces QPI
• Las cuatro controladoras de memoria FB-DIMM DDR2 800

Imagen en la que se aprecia "algo mejor" la estructura interna.

En cualquier caso todo esto es mera especulación por mi parte. También pudiera ser que los sectores centrales integren tanto los ocho núcleos de procesamiento como los cuatro bancos de la L3. Quién sabe ... aunque en unos meses lo veremos.

Del tamaño del die podemos estimar en unos 72 a 77 dies completos por wafer de 300 mm, de ahí deberemos descontar las que no sean funcionales por defectos puntuales o de proceso (yield) que en diseños tan masivos suelen ser un porcentaje elevado, sobretodo en los primeros steppings.

Para el que desee profundizar en el conocimiento del coste de producción de un microprocesadors recomiendo el siguiente PDF de la Universidad de Berkeley:

Lecture 5: Cost, Price, and Price for Performance
Professor Randy H. Katz
Computer Science 252
Spring 1996

http://bnrg.eecs.berkeley.edu/~randy/Courses/CS252.S96/Lecture05.pdf

 

Como vemos, el coste de un procesador depende directamente del coste del wafer (la oblea de silicio).

A menor superficie menor coste.

Para definir el concepto de yield o rendimiento entran en juego los defectos (puntos rojos) por cm2.

Ejemplos de costes del die de algunos procesadores comerciales con sus tasas de defectos y yields.

Etiquetas de Technorati: Beckton,Nehalem EX,Core i7,45 nm,Intel,SAT,IT,wafer,die,microarquitectura,SAM,HyperThreading

Imágenes alta calidad Intel Core i7 - LowLevelHardware

Para empezar una imagen del die de Nehalem quadcore:

Uno de los cuatro núcleos de la primera versión, Core i7:

 

Podemos ver los dos arrays de la pequeña L2 de únicamente 256 KB.

El die de Nehalem a escala sobre el chip:

El die desnudo, sin el heat-spreader:

El nuevo socket LGA 1366:

Los 1366 pads son necesarios debido a los tres canales DDR3 on die.

El próximo "objeto de deseo" de todo "entusiasta":

Los 1366 pads, ahora son ovalados para un mejor contacto eléctrico:

Vista cercana de los pads:

Hasta la próxima.

Etiquetas de Technorati: Intel,Core i7,Nehalem,microarquitectura,core,procesadores,SAT,IT

Nehalem. Intel despliega su poder.

Con Nehalem, la saga Core 2 llega a su fin. Basado en los cimientos de su antecesor y en una evolución similar al cambio del K7 al K8 en AMD, Nehalem contará con controladoras de memoria y caché L3 integrados en el die. Los primeros integrantes de la saga serán los quadcores nativos de 45nm y 8 MB L3 y más adelante llegarán los octacore de 16 MB L3.

 

Intel roadmap hasta 2012. Gesher es una nueva Microarquitectura post-Nehalem.

Primera imagen disimulada del die de Nehalem. Fuente: Intel IDF.

Probablemente serán conocidos por el gran público como Core3Quad. Su arquitectura es una demostración de la potencia y el dominio de Intel como fabricante. En mi modesta opinión su arquitectura resulta, además de potente y evolucionaria, súmamente elegante.

Partiendo de los excelentes Core2 (Conroe y Penryn), Nehalem sienta las bases de un verdadero salto cualitativo en prestacónes. Aúna los mejores núcleos de procesamiento del mercado con un extraordinario diseño de baja latencia (siguiendo la estela de AMD) y altísimo ancho de banda.

Antecedentes. La era netburst.

Pocos años atras Intel estuvo contra las cuerdas. AMD llegó primero en la carrera del gigahertz (con su flamante K7 Thunderbird 1000 MHz), dominó con sus procesadoras K7 Athlon a los Intel Pentium III, Athlon XP peleó sin complejos con los primeros Pentium 4 Willamette de 180nm, Intel recuperó terreno con el núcleo Northwood Hyperthreading de 130nm, pero se hundió con Prescott 90nm al competir con el entonces novedoso y veloz K8 Athlon 64 130nm.

Para conseguir las máximas prestaciones, ya en la fase de concepción del procesador, hay dos caminos:

• Crear un procesador ancho (Brainiac) que procese el mayor número de instrucciones en paralelo y consiga el mayor rendimiento por ciclo.
• Diseñar una CPU de la máxima frecuencia posible (Speed Demon), eliminando toda la lógica innecesaria de las etapas críticas de ejecución y diseñar circuitería agresiva específica con el único objetívo de minimizar el tiempo de ciclo.

El segundo camino fué el elegido por Intel en la concepción del Pentium 4 Willamette, una CPU basada en un mal diseño de sus arquitectos (20!! etapas de pipeline con dos Replay system) salvada por los excelentes técnicos e ingenieros de procesos y circuitos de Intel.

Justificación de la arquitectura Netburst.

Netburst fué una huída hacia adelante. Una bonita idea teórica que las leyes de la física (concretamente la termodinámica) se encargaron de enterrar. Los planes de Intel eran espectaculares, se hablaba de CPUs a más de 10GHz. El propio Prescott debía llegar a los 5 GHz y Tejas, su sucesor, rondaría los +7 GHz. Pipelines cada vez más largos, mayores latencias, ... solo suplidos por más y más frecuencia con L2 de más y más capacidad. Este fué el plan de Intel y se plasmó en sus roadmap de la época.

Pero un día Intel despertó y, en un giro radical, canceló fulminantemente Tejas (ya en fase de pruebas, prácticamente terminado), dando por finalizada esta arquitectura. Emprendió la senda dual core con Smithfield 90nm (dos dies Prescott 1MB), modificó su derivativa, Presler 65nm, para favorecer un menor consumo y no una brutal y a cualquier precio escalada de reloj.

Prescott (31!!! etapas de ejecución con un Replay system, Replay buffer, 90nm 1 MB L2, tercera generación) sufrió graves problemas de consumo y disipación térmica que no pudieron ser solucionados y marcó el fin de una era, el fin de netburst. De toda la saga destacaría Northwood (130nm 512KB L2, la segunda generación) y el mencionado doble núcleo Presler (65nm 2 + 2 MB L2).

La arquitectura Core y Core 2.

Anteriormente, Intel tenía dos diseños diferenciados: uno para sobremesa y servidores (Netburst) y el segundo para portátiles (Core). Resulta muy costoso mantener y evolucionar dos productos tan divergentes, y en aquella tesitura y con los problemas de Prescott y el exagerado consumo de Tejas (se hablaba de más de 150W), se decidió muy acertadamente dar preferencia a la segunda opción, la llamada arquitectura Core.

Primero fué Banias (130nm), un descendiente directo del Pentium III Tualatin (130nm 512KB L2), integraba 1 MB de L2 y llegó a los 1.6GHz. Fué el procesador que dió prestigio a la conocida plataforma Centrino. Le siguió Dothan (90nm) con 2 MB L2 y ciertas mejoras internas y por fin Yonah (90nm, 12 etapas), conocido como CoreDuo, el primer dual core para portatiles. Integraba una caché L2 de 2 MB unificada y mejoras en el proceso SSE.

Tick-Tock. El imparable ritmo de Intel. Fuente: Intel IDF Sept. 2007.

En el centro de Intel en Israel (cuna de los procesadores de la plataforma Centrino) se llevaron a cabo los trabajos que conducirían al actual Core 2 Duo y Core 2 Quad (14 etapas, 65nm), un diseño universal, que abarca desde portátiles a servidores.

Se especuló que podía haber versiones de sobremesa de Yonah con frecuencias más elevadas, pero Intel esperó al Core 2. Con su núcleo Conroe, protagonizó una revolución, batió a los AMD Athlon 64 que durante tres años habían dominado el mercado aplastantemente.

Cuando Intel desveló las primeras estimaciones de prestaciones de Conroe, debo decir que todos fuimos escépticos. La diferencia era demasiada para ser verdad, superaba demasiado al excelente AMD Athlon64 clock for clock. ¿Se trataba de un truco de marketing? Resultó ser totalmente cierto.

Harpertown, dos dies Penryn, la derivativa de 45nm. Fuente: Intel IDF Sept2007.

El primer Nehalem. Core ¿3? Quad.

Fuente: Intel. Modificada para resaltar en amarillo las cuatro nuevas L2 256 KB.

La superficie estimada de Nehalem son alrededor de 240 mm2, un gran chip, nada barato de fabricar. Con una densidad en su L3 inferior a 6 mm2/MB, un resultado excelente y muy superior a su competidor, el AMD Shanghai. Intel demuestra su maestría en el diseño de las cachés.

AMD, en sus cores Barcelona y Shanghai, utiliza las mismas células para la L2 y la L3. Intel, al contrario, fabrica diferentemente ambas estructuras.

Foto de Nehalem. Fuente Intel IDF 2007.

 

El die monolítico de Nehalem, un quadcore nativo, consta de:

• Cuatro procesadores derivados del núcleo Penryn (con numerosas mejoras).
• Cuatro L2 de únicamente 256KB de bajísima latencia, dedicadas, una por núcleo.
• 8 MB de L3 caché compartida (shared) por los cuatro núcleos.
• Estructura de caché inclusiva, clásica de Intel.
• QPI. QuickPath Interconect. Similarmente al HT3.0 de AMD.
• 3 (!) controladoras de 64 bit DDR3 1333.
• Multithreading de dos vías por núcleo.
• En principio la L1 sigue en los niveles de Core2Duo: 32 + 32 KB.

Tres canales DDR3 1333 dan un ancho de banda agregado de 32GB/s. Compárese con, por ejemplo, un dual channel DDR2 800, 12.8GB/s. A 3GHz, un bus de 128bit, transfiere unos 48 GB/s, a 4GHz son 64 GB/s. Estos serán, si no me falla la intuición, los datos del bus de L3 de Nehalem. Un bus L3 de 64 bit sería claramente insuficiente.

En Nehalem, Intel añade entre otras novedades ya citadas:

• Desaparece el FSB. Nehalem se comunica con el exterior mediante sus 3 controladoras de memoria DDR3 y los buses QPI.
• Un nuevo TLB de segundo nivel (de mayor tamaño, más lento pero mucho más preciso) que actúa en caso de fallo del TLB primario aumentando el rendimiento y disminuyendo las latencias. En este particular Intel se acerca a AMD, con Conroe o Penryn era claramente inferior.
• Un predictor de saltos (Branch Predictor) de segundo nivel, que apoya al principal y mejora las tasas de acierto.
• Aumenta el nivel de paralelismo interno de cada procesador (recordemos que incorpora multithreading de dos vías) pudiendo analizar una ventana de ejecución de 128 (en lugar de 96 en Core2) instrucciones para extraer el máximo rendimiento.

Según Intel las nuevas L2 de 256 KB serán de baja latencia. Recordemos que en Core2Duo las L1 tienen 3 ciclos y las L2 14 ciclos. Si mantiene la latencia L1 (lo más probable), la L2 sin duda decrecerá, pero es difícil saber cuanto. Los Pentium III Coppermine con sus 256 KB tenían 10 ciclos de latencia, por ahí podría ir la de Nehalem. Yo apostaría por unos 9 ciclos.

Carlos Yus Valero – informaticapremium