Intel: transición masiva a 45nm

De todos es sabido que Intel hace tiempo que introdujo el proceso de fabricación de 45 nm y actualmente ha migrado muchos de sus procesadores a este nodo.

Los 45 nm aportan un menor consumo y disipación térmica, una menor superficie y con ello un menor coste de fabricación y mayores beneficios. Además permiten una mayor frecuencia de reloj y un mayor número de transistores por die.

Si Intel pudiese hubiera traspasado toda su producción a los 45 nm, pero es un proceso costoso en el que hay que transformar las plantas de producción y no es cosa de un día.

Intel empezó por sus procesadores de servidores Xeon basados en la arquitectura Core2, donde AMD todavía dispone de un bastión con su arquitectura HyperTransport.

Ahora ya en el segmento sobremesa empieza a migrar todos sus procesadores paulatinamente.

Lo más inminente es el paso de los Core2Quad de la serie Q6000 de 65 nm a la serie Q9000 de 45 nm, completado prácticamente en Q1 2009.

En Q2 2009 desaparecen las series de 65 nm E4000 y E6000,  ambos dual cores, sustituidos por los E5000, E7000 y E8000 ya de 45 nm.

Los procesadores E2000 permanecerán hasta más allá de Q2 2009 junto con los E1000 y los Celeron 200, todos ellos de 65 nm. Así Intel, reservará sus últimas plantas de 65 nm para sus CPUs de gama baja migrando totalmente las demás a 45 nm a partir de mediados de 2009.

Sobre Atom, podemos ver que los volúmenes se incrementan en Q4 2008 y de ahí en adelante se mantienen, aunque pensad que hablamos de los single core de la serie 200 y no los dual core serie 300.

Etiquetas de Technorati: Intel,roadmap,45nm,core,core2,procesadores,microarquitectura,SAT,IT

Cores y pasta térmica–LowLevelHardware

El tema de la disipación térmica y la transmisión de calor en las interfases heterogéneas de un disipador de procesador actual podría dar para muchos artículos.

Aquí solamente pondré un ejemplo práctico de un efecto que ocurre con frecuencia con las pastas térmicas tras un periodo prolongado de uso que incluya ciclos de encendido - apagado.

Al aplicar la pasta térmica, con más o menos pulcritud y corrección según el procesador que tengamos entre manos, debemos prestar atención a varios puntos:

No es lo mismo un die desnudo (Pentium III, Athlon Thunderbird, Duron, Athlon XP, CPUs de portátil ...) que uno con heat spreader (Pentium 4, Pentium D, Core 2, Athlon64, Phenom ...).

Poner la pasta sobre los cores o núcleos del procesador.

Si el disipador es de calidad y su superficie lisa y sin rayas (pulida) poner la menor cantidad de pasta e ir incrementando en función de la irregularidad de la superficie.

En este caso, el procesador es un quad core Core 2 Quad Q6600 (hand picked, V nominal 1,20 V) a 3.2 GHz @ 1.35Vcon FSB 1.6 GHz y dual channel DDR2 800 4-4-4-12 @ 2.0 V.

Pump out sobre la zona que ocupan los dos dies Core2Duo.

Podemos ver dos "claros" que marcan donde están los dos dies Core2Duo que componen un Core2Quad.

Este efecto se denomina pump out y describe como la pasta térmica debido a los ciclos de calor - frío y expansión - contracción del IHS (integrated heat spreader) del procesador es expulsada de la zonas más calientes.

La pasta sale de las zonas críticas produciendo un dry out (secado) y subida de temperatura, y en caso extremo un fallo de algún core de la CPU.

Etiquetas de Technorati: dry out,pump out,pasta térmica

Si consideras útil el contenido de este Blog, ayuda a mantenerlo ojeando algunas de las ofertas que consideres interesantes de nuestros anunciantes. Gracias de antemano.

El que tenga dudas o aportaciones tiene para ello la sección de comentarios, intentaré responder a todos y con la máxima claridad. Los Blogs deben de ser lugares de intercambio y agradezco vuestro feedback.

Memory disambiguation o Intel SMA.

Los procesadores Intel Core 2, en todas sus variantes, incorporan una potente capacidad que les permite minimizar la penalización de continuar utilizando el arcaico sistema de FSB para comunicar con el NorthBridge, hablamos de Memory Disambiguation.

White paper sobre Intel SMA por Jack Doweck.

Die de Conroe, el Core 2 Duo de 65 nm y 4 Mb L2. Pulsa para ampliar.

.

Die de Penryn, el Core 2 Duo de 45 nm y 6 MB L2. Pulsa para ampliar.

La arquitectura Core 2 de Intel posee una característica que es responsable de buena parte de sus excelentes prestaciones y en parte gracias a estas técnicas ha demostrado su superioridad desde su introducción hasta el presente.

Memory disambiguation es una técnica de ejecución especulativa de las instrucciones que tengan que ver con la memoria, Intel lo llama SMA (por sus siglas en Inglés, Smart Memory Access).

Reordenando las lecturas y las escrituras en memoria y agrupándolas reduce el uso del FSB y optimiza el rendimiento. Cuando un procesador ejecuta una instrucción debe tener disponibles los datos sobre los que operar y si no es así disponer de ellos lo antes posible.

Esquema de SMA. Fuente: Intel corp.

Intel SMA trabaja del siguiente modo:

• Especulativamente carga (load) los datos para las instrucciones listas para ejecución antes de ejecutar todas las escrituras (stores) pendientes.
  
• Incluye un prefetcher que precarga datos/instrucciones de memoria antes de que estos sean requeridos siendo almacenados en caché L1 para su uso posterior.
  
• De este modo se reduce muy notoriamente la latencia media de acceso a memoria (tanto que se acerca mucho a los AMD K8 o K10 que gozan de controladora de memoria integrada).

Según estudios de Intel Corp. un 38% de las instrucciones x86 son operaciones de memoria (loads o stores), siendo el número de loads doble al de stores. Lógicamente, para prevenir locks y corrupción de datos en el sistema, las escrituras y lecturas normalmente se hacen en orden de programa.

Una escritura en memoria cuya dirección no sea conocida puede colisionar con una lectura a esa misma dirección, por lo tanto, clásicamente se ejecutan todas en orden y siempre primero las escrituras.

Intel SMA rompe esta tendencia y permite así al Core 2 desplegar todo su ancho de banda de ejecución (es un procesador four-issue) especulando sobre si colisionarán o no las escrituras pendientes con las lecturas. En el caso general permite a las lecturas ejecutarse fuera de orden previamente a las escrituras (estadísticamente es improbable la colisión) y provee de un mecanismo para recuperación en caso de fallo en la predicción.

Referencia. documento sobre Intel SMA. Fotografías: fuente Intel corp.