miércoles, 10 de diciembre de 2008

Análisis wafer Intel Beckton 8 cores - LowLevelHardware

Intel mostró en el último IDF wafers de su último procesador, derivado de la arquitectura Nehalem, el monstruoso Intel Beckton octacore.

Gelsinger_Beckton

Patrick Gelsinger enseña orgulloso un wafer de dies de Beckton.

Beckton será un octacore nativo, compartirá arquitectura con los actuales Core i7 y disfrutará de una masiva caché L3 de 24 MB (!!), cuatro enlaces QPI (lo que permitirá sistemas de 4 sockets totalmente conectados) y cuatro controladoras de memoria FB-DIMM DDR2.

Cada uno de los ocho núcleo de Beckton constará de:

  • 32 + 32 KB caché L1
  • 256 KB de L2 privada
  • 24 MB de caché L3 compartida entre los 8 núcleos
  • Probablemente los procesadores permanecerán invariados respecto a los conocidos en los Core i7 y contarán con SMT de dos vías (HyperThreading) para un total de 16 threads por socket.
  • El ancho de banda de memoria será ingente con valores de 25.6 GB/s con FB DIMM DDR2 800.
  • Se fabricará en el actual nodo de 45 nm.

HiResBecktonWafer

Como podemos ver, el tamaño de este procesador va a ser enorme, alrededor de 600 mm2.

En cada wafer de 300 mm caben solamente unos 13 x 9 procesadores (para un total de dies completas), lo que elevará enormemente su coste de fabricación debido a su superficie de alrededor de 600 mm2. Obviamente irá destinado a servidores y estaciones de trabajo de gama alta.

Si nos fijamos atentamente en la fotografía anterior, vemos que el die Beckton o Nehalem EX está subdividido en ocho sectores.

Beckton1_624

Probablemente los cuatro sectores centrales serán los ocho procesadores en grupos de dos y los cuatro de la periferia incluirán:

  • La caché L3 de 24 MB en varios bancos (probablemente cuatro bancos de 6 MB)
  • Los cuatro enlaces QPI
  • Las cuatro controladoras de memoria FB-DIMM DDR2 800

HiResBecktonWaferEnhanced

Imagen en la que se aprecia "algo mejor" la estructura interna.

En cualquier caso todo esto es mera especulación por mi parte. También pudiera ser que los sectores centrales integren tanto los ocho núcleos de procesamiento como los cuatro bancos de la L3. Quién sabe ... aunque en unos meses lo veremos.

Beckton_enhanced2

Del tamaño del die podemos estimar en unos 72 a 77 dies completos por wafer de 300 mm, de ahí deberemos descontar las que no sean funcionales por defectos puntuales o de proceso (yield) que en diseños tan masivos suelen ser un porcentaje elevado, sobretodo en los primeros steppings.

Para el que desee profundizar en el conocimiento del coste de producción de un microprocesadors recomiendo el siguiente PDF de la Universidad de Berkeley:

Lecture 5: Cost, Price, and Price for Performance
Professor Randy H. Katz
Computer Science 252
Spring 1996

http://bnrg.eecs.berkeley.edu/~randy/Courses/CS252.S96/Lecture05.pdf

Image1 

Como vemos, el coste de un procesador depende directamente del coste del wafer (la oblea de silicio).

Image2

A menor superficie menor coste.

Image3

Para definir el concepto de yield o rendimiento entran en juego los defectos (puntos rojos) por cm2.

Image4

Ejemplos de costes del die de algunos procesadores comerciales con sus tasas de defectos y yields.